介绍DRAM缩放材料工程的突破

正如我在我的最后一个博客，在对较低成本的需求时，高密度DRAM从未更大的，物理限制阻碍了DRAM性能，功率，面积和成本（PPAC）。如果没有解决方案，我们在过去20年中所享有的DRAM能力的前所未有的增长可能会在包括人工智能和高性能计算等领域的进展显着减少和缓慢。

为解决这一挑战，应用材料正在与其DRAM客户合作，请在亚博最新版本材料工程解决方案上创建新的缩减方式以及提高性能和功率。今天我们宣布解决方案支持DRAM缩放的三个键杠杆：用于电池阵列电容器的新硬掩模材料，用于互连布线的低k介电材料，以及在外围逻辑中采用高k金属栅极（HKMG）晶体管芯片。

新的DRACO™硬罩材料延伸了DRAM电容缩放

DRAM缩放的常用方法是缩小电容器的直径，从而增加纵横比，以保持足够的表面积和电荷。这对DRAM的扩展构成了挑战，因为创建深电容孔所需的蚀刻过程可能会超过硬掩模材料的限制，硬掩模材料作为模板来确定每个圆柱体的放置位置。当高能离子腐蚀这些空穴时，它们也会腐蚀掉坚硬的掩膜。如果硬掩膜在电容器孔完全形成之前就被腐蚀，图案就被破坏了。使硬面具更高也有问题，因为它会导致更高的纵横比，以及在电容器孔的腐蚀副产物的积累，导致扭曲，弯曲，腐蚀不足和其他致命缺陷。

为了解决这一挑战，应用材料开发出一种更难和密集的新亚博最新版本硬掩模材料而不是传统的面具。新的Draco™硬面具将蚀刻选择性提高超过30％，这使得较短的面罩（参见图1）。我们共同优化了Draco硬膜材料，与我们的符号合作^®Y蚀刻系统在规定监控的过程中^®eBeam计量和检测系统，每小时可以进行近50万次测量。这种协同优化包括先进的射频脉冲，在蚀刻和副产物去除之间交替进行，从而使图案孔成为完美的圆柱形、直形和均匀的。这对于降低电容形成的可变性至关重要，而电容形成是DRAM缩放的最大挑战之一。此外，德拉科硬掩膜已被设计成产生挥发性副产物材料，不粘在电容器圆筒的墙壁上，可以比传统的硬掩膜更容易去除，即使在侵略性的腐蚀条件下。

PROVision eBeam系统还能收集提供的大量数据可操作的见解在硬掩模均匀性上是电容器均匀性的关键。我们的解决方案为客户提供了50％的临界尺寸均匀性，并通过100倍降低了桥梁缺陷，从而提高了产量（见图2）。

DRAM缩放的另外两个杠杆与减少外围电路区域有关，外围电路区域由逻辑晶体管和围绕DRAM单元阵列的互连线组成。为了防止漏电，必须提高逻辑晶体管的性能;为了提高DRAM的密度，必须降低互连线之间的距离。亚博最新版本应用材料正在帮助我们的客户开发解决方案。

把黑钻石^®DRAM市场的低k电介质

互连布线中的每条金属线被绝缘介电材料包围，防止信号之间的干扰。减薄介电层减少了DRAM模具尺寸，但引起了新的技术挑战：电介质现在太薄，无法防止金属线中的电容耦合，从而信号彼此干扰，导致更高的功耗，较高的性能，增加的热量和可靠性风险。

25年来，传统的方法是使用硅烷或四乙氧基硅烷(TEOS)氧化物作为相邻金属导电线之间的绝缘介质。应用公司认识到，这些氧化硅薄膜已经达到了极限，行业需要一种低电容的介质材料，使DRAM导电线更紧密地放置在一起，而不会造成信号干扰。

这使我们探索了应用的黑钻石^®DRAM市场的低k介电材料。黑色钻石是首先应用于高级逻辑的材料，以解决类似的扩大挑战。使用碳作为掺杂剂，黑色金刚石电介质材料使得能够更小，更紧凑的互连线，可以通过多千兆赫兹速度移动信号，同时降低电容，功耗和串扰。为了实现无缝集成到客户流程中，低k材料还提供出色的界面控制和对进入层的粘附性。我们已经在新版本的黑钻石上与客户合作，使用了未来几代DRAM。

高k金属栅极晶体管为DRAM带来PPAC改善

DRAM芯片的外围逻辑中的晶体管驱动输入 - 输出（I / O）操作，并且对于提供当今DDR5 DRAM中所需的性能至关重要。到目前为止，DRAM已经使用基于多晶硅氧化物的晶体管。这种类型的晶体管通过28nm节点对铸造逻辑客户失去了支持，因为栅极介质的极端细化允许电子泄漏，不利地影响功率和性能。逻辑制造商切换到高k金属栅极（HKMG）晶体管，其中多晶硅用金属栅极代替，电介质改变为氧化铪，该材料改善栅极电容，泄漏和性能。

为了驱动PPAC的继续改进，记忆制造商现在正在推出高级DRAM设计中的HKMG晶体管。就像在逻辑中一样，我们希望HKMG越来越替换多晶硅随着时间的推移晶体管。Applied凭借在沉积和薄膜处理技术方面的领先地位，帮助实现这一转变。我们的Endura^®Avenir™RFPVD系统已经成为制造复杂的HKMG堆的行业首选解决方案，因为它可以在真空中处理相邻的步骤。HKMG的晶体管也受益于我们的外延沉积技术，如Centura^®RP Epi和膜处理，包括RadOx™RTP, Radiance^®RTP和DPN用于微调晶体管特性以获得最佳性能。

概括

将新材料引入芯片制造绝非易事。它们需要插入到现有的流程流中，并且必须与上游和下游步骤兼容。通过协同优化沉积和蚀刻之间的过程交互，并结合我们独特的计量技术，我们正在加快研发学习周期，为我们的客户产生更好、更快的结果。

由于我们的投资组合的广度和深度，所应用的DRAM缩放的解决方案是可能的，以及我们以独特且高度实现方式结合这些技术的能力。他们还代表了Applied的PPACT Playbook中的另一员，该章是抵消了传统的摩尔法缩放的速度，新的架构，3D结构，新材料和新方法以及异质设计和先进的包装。这本PPACT的新比赛将有助于DRAM Designers加速其产品路线图，并继续为更实惠，高性能的内存提供记录全球需求。