介绍了2D缩放的突破

亚博最新版本应用材料有介绍了材料工程的突破:选择性钨沉积。

在连接晶体管和芯片其余线路的关键第一级线路中，极紫外光刻技术使特征尺寸的缩小加剧了接触电阻。这已经成为持续2D缩放的基本挑战:随着互连线变薄，电阻增加。这个行业需要新材料和材料工程技术来提供规模化的新方法。

正如我在我的vip亚博 ,晶体管接触是形成在更小的通道，其中钛氮化衬层和钨形核层形成，然后填充钨接触金属。衬层阻挡层提供了对通道侧壁的粘附，而成核层允许大块钨生长。在我的上一篇博客中，我用了粉刷木栅栏的比喻:一层薄薄的底漆，涂第一层以确保较厚的底漆，第二层涂得平滑，不脱落(见图1)。

这种使用了几十年的方法已经成为持续2D缩放的关键挑战，因为衬管屏障不会缩放，使得钨导体金属在每个连续节点上的空间更小。钨导体越薄，电阻越大。

在7nm铸造节点，接触通道直径约为20nm。衬层阻挡层和成核层约占通道体积的75%，只留下约25%的钨。增加的电阻抵消了拥有更多更小、更先进的晶体管的性能潜力，而且这个问题只会变得更糟，因为5纳米节点的通孔继续缩小。

为了解决持续2D缩放和PPAC的瓶颈，应用技术公司开发了一种称为选择性钨沉积的突破性技术，为芯片制造商提供了一种全新的晶体管触点制造方法。这种新工艺使芯片制造商能够消除衬层屏障和成核层，并选择性地用低电阻钨填充整个通道。Applied的新选择过程就像原子尺度上的3D打印(见图2)。

传统的方法 线势垒和形核层使金属体积减小	有选择性的过程 利用自下而上的增长最大化金属体积

图2:选择性钨工艺从底层金属自下而上生长，实现无空隙和无接缝的缝隙填充，无需传统钨CVD所需的包层。

选择沉积是通过新的Endura®Volta™Selective Tungsten CVD系统．这是一种集成材料解决方案，晶圆穿过多个高真空室，比洁净室本身还要干净许多倍。原子水平表面处理应用于薄片清除所有杂质原子水平,和钨原子通过只选择性地坚持的底部,然后通过自下而上的填补没有分层,空洞或接缝可以产生负面影响功耗,性能和产量(参见图3)。

图3:Endura®平台上的集成材料解决方案允许晶圆片在不破坏真空的情况下进行多次加工。这种原始的工艺环境对实现选择性钨沉积至关重要。

其结果是与更大体积的钨接触，并与底层金属形成清洁的金属对金属界面，从而显著降低接触电阻。消除电阻瓶颈使电子更容易流动，从而提高设备的功率和性能。

在大批量生产中部署这种高精度工艺的能力是材料工程的一个巨大壮举。考虑到每一个接触点的宽度只有人类头发的2000分之1，而且每个晶片上有数千亿个接触点，这意味着每个晶片上有超过100公里的钨接触线。

集成材料解决方案是实现大批量生产中沉积精度和可靠性的关键。该技术解决了业内30多年来一直回避的钨沉积难题。

新的Endura选择性钨沉积系统已被全球多个领先客户使用，并有望实现几代连续2D缩放。

亚博最新版本应用材料公司认为，选择性加工(沉积和移除)将成为持续2D缩放和3D架构的关键因素，为比特和晶体管密度缩放增加了一个新维度。

请继续关注我的下一个也是最后一个博客，这篇博客将讨论新的Endura选择性钨系统是如何扩展Applied的选择性加工组合的，这是一组创新技术，允许芯片制造商以全新的方式创建、成形和修改材料，以使PPAC技术不断进步。