异质设计和先进的封装使PPACt™取得进步，即使经典摩尔定律的缩放变慢

是我同事迈克·查德齐克的后续作品最近的博客，我将预览我们的第二个主题大师班下周活动:异质设计和先进包装。

几十年来，PPAC是通过2D收缩和单片半导体集成实现的，这就像发条装置一样，同时改善了芯片的性能、功率和面积/成本。但是，随着经典摩尔定律2D缩放速度的放缓和成本的上升，芯片制造商越来越多地转向异质设计和芯片和设备的封装集成，以加速PPAC和上市时间(PPACt™)。让我们来研究使这种转变成为可能的不断发展的设计趋势，并看看打包路线图的走向。

异质设计的兴起

历史上，半导体封装的主要功能是保护模具，并将其连接到印刷电路板(PCB)。它通常被认为是工业中低价值的商品部分。此外，pcb在芯片和模块之间的电源和信号路由中起着关键作用。但随着计算从个人电脑发展到移动设备，以及现在的人工智能时代，设计师们正在重新思考如何最好地整合芯片和系统。异质设计和先进的封装现在是世界领先的半导体和系统公司竞争的当务之急。

推动这种发展的是这样一个悖论:数据呈指数级增长，而经典摩尔定律的比例却在放缓。我们不能再指望晶体管密度和速度的指数增长，以及面积/成本的降低。因此，设计师们发现，在单个芯片上安装高性能计算、机器学习和推理所需的所有晶体管变得更加困难。作为一种替代方法，系统设计人员看到了在PCB上使用多模高级封装而不是单独封装的模具的潜力，使高性能逻辑和内存更接近，以减少延迟和功耗。简而言之:今天，包装不仅仅是保护——它是PPACt。

PPACt中启用“PPA”…

与传统的PCB芯片方法相比，先进的封装可以大幅增加I/O密度，降低延迟和功率。使用今天的通硅通道(tsv)而不是碰撞到pcb连接，设计师已经可以增加大约100倍的I/O密度，并减少大约15倍的每位传输的能量，这取决于架构和工作负载。下一个先进封装的革命是混合键合，芯片和晶圆可以直接用铜连接，而不需要插入器。与tsv相比，混合键合将使I/O密度增加10倍，每位能量提高2倍。

..．PPACt中的“Ct”

异构设计还可以降低成本和加快上市时间。单片方法可能导致非常大的模具，这是昂贵的设计，调试和磁带。异构方法允许工程师将设计分解成更小的芯片，这些芯片可以连接在一个单一的高性能封装中。较小的模具通常有较高的产量和较低的成本。此外，前沿节点晶圆通常比基于之前节点的晶圆更昂贵，因此工程师可以将性能关键的晶圆与其他芯片混合并匹配，从而降低混合成本。此外，已证实的IP芯片可以更快地集成。这种混合和匹配的灵活性可以加快上市时间。

先进封装增加对前端晶圆厂设备的需求

使用最短和最密集的互连来电连接多个芯片的最佳方法是使用用于在单片芯片内创建互连的同一前端晶圆厂设备。tsv增加了精密蚀刻、ECD金属化和CMP的使用。如果没有特殊的CMP处理、预处理和退火，混合键合就无法工作。

先进包装试验场

我们将这些技术汇集在新加坡的先进包装开发中心，这是世界上最先进的晶圆级包装实验室之一的最先进的无尘室。在这里，我们实现了异构集成的基本构建模块，包括高级凸点和微凸点、细线再分配层(RDL)、TSV和混合粘结(见图2)。该中心为我们提供了一种独特的能力，可以协同优化工艺技术，并通过测试车辆充分验证其健壮性。

行业合作伙伴

去年申请宣布该公司与BE Semiconductor Industries N.V. (Besi)签署了联合开发协议，以开发行业首个完整的基于模具的混合键合设备解决方案。大部分工作将在高级包装开发中心进行，并将在下周进行大师班我将公布另一个与混合结合有关的合作关系。

新的更大的基板正在开发中

今天最先进的封装使用硅片作为基片。随着设计人员越来越大和复杂的封装，300mm晶圆成为一个限制因素。该行业现在关注的是更大尺寸高达600mm x 600mm的新型矩形基板。亚博最新版本应用材料最近进行了一项收购，补充了其在PVD方面的专业知识，以帮助在更大的基片上实现精确的金属化。下周我还将分享显示市场的技术如何帮助我们的客户使用这些更大的格式。

总而言之，Applied相信异质设计和先进封装对于满足世界领先的半导体和系统公司的PPACt目标将变得越来越重要。我们通过行业领先组合的独特广度和深度，以及行业合作伙伴和世界上最先进的包装实验室，帮助加速这一趋势，我们的客户和合作伙伴可以与我们一起创新。

请加入我们大师班．为了额外加分，找出谁做出了这样的预测:“事实可能证明，将较小的功能分开包装并相互连接，构建大型系统更经济。”