异质设计和先进的封装使PPACt™取得进步，即使经典摩尔定律的缩放变慢

作为我的同事Mike Chudzik的后续最近的博客，我将预览第二个主题将在我们的硕士课下周活动:异质设计和先进包装。

几十年来，PPAC是通过2D收缩和单片半导体集成实现的，这就像发条装置一样，同时改善了芯片的性能、功率和面积/成本。但是，随着经典摩尔定律2D缩放速度的放缓和成本的上升，芯片制造商越来越多地转向异质设计和芯片和设备的封装集成，以加速PPAC和上市时间(PPACt™)。让我们来研究使这种转变成为可能的不断发展的设计趋势，并看看打包路线图的走向。

异质设计的兴起

从历史上看，半导体包装的主要功能是保护模具并将其连接到印刷电路板（PCB）。它经常被视为业界的低价商品。此外，PCB服务于路由电源和芯片和模块之间的信号的关键作用。但由于计算从PC从PC进行了移动设备，而现在AI ERA，设计师正在重新思考如何最好地集成芯片和系统。异构设计和先进的包装现在是世界领先的半导体和系统公司的竞争命令。

促进这种进化是数据在逐步增长的悖论，而经典的摩尔的定律缩放正在放缓。我们不能再依赖晶体管密度和速度的指数增加，并且相同地减少面积/成本。因此，设计人员发现它更难放置所有晶体管，它们需要高性能计算，机器学习和在单个模具上的推感器。作为一种替代方法，系统设计人员正在看到使用多模先进封装而不是在PCB上使用多模套的芯片，实现高性能逻辑和存储器，以更靠近的途径以减少延迟和功耗。简而言之：今天，包装大约不仅仅是保护 - 这是关于PPACT。

在PPACT中启用“PPA”...

与传统的PCB芯片方法相比，先进的封装可以大幅增加I/O密度，降低延迟和功率。使用今天的通硅通道(tsv)而不是碰撞到pcb连接，设计师已经可以增加大约100倍的I/O密度，并减少大约15倍的每位传输的能量，这取决于架构和工作负载。下一个先进封装的革命是混合键合，芯片和晶圆可以直接用铜连接，而不需要插入器。与tsv相比，混合键合将使I/O密度增加10倍，每位能量提高2倍。

．．．PPACt中的“Ct”

异构设计还可以降低成本和加快上市时间。单片方法可能导致非常大的模具，这是昂贵的设计，调试和磁带。异构方法允许工程师将设计分解成更小的芯片，这些芯片可以连接在一个单一的高性能封装中。较小的模具通常有较高的产量和较低的成本。此外，前沿节点晶圆通常比基于之前节点的晶圆更昂贵，因此工程师可以将性能关键的晶圆与其他芯片混合并匹配，从而降低混合成本。此外，已证实的IP芯片可以更快地集成。这种混合和匹配的灵活性可以加快上市时间。

先进的包装增加对前端晶片Fab设备的需求

使用最短和最密集的互连来电连接多个芯片的最佳方法是使用用于在单片芯片内创建互连的同一前端晶圆厂设备。tsv增加了精密蚀刻、ECD金属化和CMP的使用。如果没有特殊的CMP处理、预处理和退火，混合键合就无法工作。

先进的包装探净地

我们将这些技术汇集在新加坡的先进包装开发中心，这是世界上最先进的晶圆级包装实验室之一的最先进的无尘室。在这里，我们实现了异构集成的基本构建模块，包括高级凸点和微凸点、细线再分配层(RDL)、TSV和混合粘结(见图2)。该中心为我们提供了一种独特的能力，可以协同优化工艺技术，并通过测试车辆充分验证其健壮性。

行业伙伴关系

去年申请宣布与半导体行业的联合发展协议是N.V.（BESI），开发业界的第一个完整和经过验证的模具混合粘结设备解决方案。大多数工作正在进行在先进的包装开发中心，并在下周进行硕士课我将推出与混合绑定相关的另一个伙伴关系。

新的较大的基板正在途中

今天最先进的包装使用硅晶片作为基板。随着设计师越来越大而复杂的包装，300mm晶圆成为一个限制器。该行业现在正在缩小新的矩形基板，尺寸较大，可达600mm x 600mm。亚博最新版本应用材料最近达成了一个收购，可以补充其在PVD中的专业知识，以帮助在较大的基板上缩放精确的金属化。下周我还将分享显示市场的技术如何帮助我们的客户使用这些更大的格式。

总而言之，Applied相信异质设计和先进封装对于满足世界领先的半导体和系统公司的PPACt目标将变得越来越重要。我们通过行业领先组合的独特广度和深度，以及行业合作伙伴和世界上最先进的包装实验室，帮助加速这一趋势，我们的客户和合作伙伴可以与我们一起创新。

请加入我们硕士课．为了额外加分，找出谁做出了这样的预测:“事实可能证明，将较小的功能分开包装并相互连接，构建大型系统更经济。”