接触电阻的晶体管缩放门控

在应用亚博最新版本材料公司，我们与客户紧密合作，帮助他们解决人工智能时代半导体设计和制造的挑战。

几十年来，该行业一直依靠传统的2D缩放技术来推动功率、性能和面积/成本(PPAC)的同步提升，但这一策略变得更具挑战性。

EUV光刻技术的出现有助于克服一些2D缩放的挑战，但同时它也带来了其他问题，这些问题随着晶体管特征尺寸的缩小而变得更加关键。在这个系列的第一篇博客中，我将探讨接触电阻的问题，并解释为什么它成为晶体管功率和性能缩放的日益严重的障碍，以及为什么需要在材料工程上取得突破。

触点是连接晶体管和芯片中其余布线的第一级和最小一级布线。一旦栅极激活晶体管进入“开”状态，触点有助于驱动电子穿过通道(见图1)。

多年来，晶体管的触点是通过在介电层内创建孔道，在孔道外包覆线障和成核层，并在孔道的剩余部分填充钨(W)而形成的，钨是由于其低电阻率而选择的接触金属。

衬层屏障通常由氮化钛(TiN)组成，它能很好地附着在通道的侧壁上，防止分层和空洞等缺陷。因为钨不是自然生长在TiN上，在W块填充之前形成W形核层。锡班轮和W成核层就像一个模子,定义了空间W联系(见图2)。虽然这通过模具占据了大部分的空间,它并没有进行电子,因为它的阻力远远高于批量的W。

随着EUV光刻技术的出现，接触孔可以继续缩放。但是接触力量和性能是撞墙:“模具”现在占用的体积比接触金属,和接触电阻增长(见图3)。没有接触金属沉积的一个突破,没有好处萎缩:晶体管就像一个一级方程式赛车陷在交通高峰。

在我的下一篇博客中，我将描述应用材料公司开发的一些技术来缓解接触电阻瓶颈，以及为什么需要更多的工作来实现新的亚博最新版本收缩方法。