翅片和电线。如何达到5nm？
随着行业从10nm扩展到7nm和5nm节点，需要进行根本性的转变，以应对扩展挑战。驱动行业变化的首要问题之一，特别是在材料和结构方面，是寄生电阻和寄生电容（RC）上升对晶体管性能的影响。我最近在Semico West贸易展上谈到了这个行业的困境。
在过去的40年里，晶体管门的长度缩小了1000倍。各种技术已被用于支持连续CMOS缩放，包括固定电压缩放、氧化缩放和应变工程/HKMG材料的引入到3D finfet体宽缩放的建筑革命。
FinFET晶体管结构通过将芯片行业从限制传统平面晶体管设备可扩展性的短沟道效应中拯救出来，从而支撑了芯片行业。但同样的问题和寄生RC的惊人上升表明FinFET也达到了极限。
Finfet通过变得更高和更窄来进行缩放。更高、更矩形的散热片有助于提高驱动电流，更窄的散热片可以实现更快的开关和栅极长度缩放。然而，当设备在节点间收缩时，每个节点多达30%的接触宽度会丢失，从而导致电阻升高。
那么，FinFETs的末日即将来临了吗?经过几项工艺和设计改进，FinFET可以扩展到7nm，满足行业需求。通过改变势垒高度和获得精确的掺杂剂控制，可以降低接触电阻。进一步的RC还原可以通过改变植入物和退火顺序来利用接触界面的非晶化和再结晶来增加掺杂剂的激活。环绕触点架构可以使触点面积增加2倍。等离子体植入可以实现适形S/D掺杂，并将RC数字降至创纪录的低点，1.2 -9，并提供更多的适形覆盖，因为行业利用了具有挑战性的特征长宽比的区域增强接触区域。
但是，超过7nm的FinFET可扩展性非常具有挑战性，因为栅极长度（Lg）缩放所需的鳍宽度增加了阈值电压（Vt）的可变性。在5nm处，硅和FinFET结构的厚度似乎不足以防止量子隧穿和栅极泄漏。
显然需要的是新材料和新结构。正在探索的新材料包括将Co用于触点以及lower-k垫片和集成解决方案，如气隙和更换触点方案。引入硅锗（SiGe）超晶格和进化型晶体管结构，类似于水平栅全方位（GAA）器件，可能是实现下一代器件扩展的成功组合。
想加入讨论吗?
添加新注释：*
*评论必须符合我们的要求讨论准则和接洽规则.